威盛筆試經驗

應屆畢業生筆試頻道 為大家送上一份筆試經驗

先説説題目吧
第一題：給你一堆邏輯門再給你一個邏輯表達式，讓你用這些門實現這個表達式
第二題：關於時鐘域的，要求把一個時鐘域中的信號傳遞到另外一個時鐘域中
第三題：畫出三分頻1：1的電路圖
第四題：用pmos和nmos搭出一個表達式，表達式中只有與和或
第五題：兩個verilog代碼，問哪個編譯的時候會產生latch，如何修改才能去掉
第六題：給你個邏輯電路圖，問會有什麼問題，該如何修改
第七題：給一個電路圖，問如何修改才能使功耗最低，但功能不變
第八題：給一個電路圖，兩個flip－flop，兩個邏輯門竄聯，輸出信號反饋回來
已知門的延時和flip-flop所加時鐘的skew
問正常工作的時鐘需要滿足什麼條件
第九題：忘記了，誰補充一下吧
第十題：畫出計算機體系結構簡圖
第十一題：問的使關於虛擬內存和物理內存
再説説感受：
1、我碩士做一些數字電路的設計和仿真，用vhdl多一些，這個職位和我碩士的工作不是
很
對口，但是上海沒有邏輯的職位，因此就申了這個
2、via嚴重鄙視vhdl，寫代碼的讀代碼的全部是verilog
3、該職位要求有比較紮實的數字電路知識
4、要求對個人計算機的結構和原理有一定的認識
5、題目比較有針對性，應該是針對他們工作的需要，因此只要有一部分會做就可以了，
好累啊～